AXI 总线协议 —— 学习方法分享 ~
8:40
AXI 总线协议 —— 学习方法分享 ~
已浏览 4682 次2023年2月20日
bilibiliOTWR
AMBA 4 AXI总线规范-1
14:59
AMBA 4 AXI总线规范-1
已浏览 3000 次11 个月之前
bilibili仰望星河-致敬三体
速通FPGA DDR3/DDR4 第五期：DDR AXI4接口读写设计
48:48
速通FPGA DDR3/DDR4 第五期：DDR AXI4接口读写设计
已浏览 2785 次4 个月之前
bilibili宇数FPGA
FPGA IP之AXI4协议
21:57
FPGA IP之AXI4协议
已浏览 7873 次2023年4月2日
bilibiliFPGA干货分享
AXI Stream Tutorial
9:22
AXI Stream Tutorial
已浏览 1.8万 次2020年5月19日
YouTubebiquinary
Lec87 - AXI bus handshaking
21:12
Lec87 - AXI bus handshaking
已浏览 3万 次2019年9月20日
YouTubeNPTEL-NOC IITM
AXI’s Main features
2:13
AXI’s Main features
已浏览 2.5万 次2020年2月14日
YouTubeArm®
FPGA IP之AXI4-Lite AXI4-Stream
14:11
FPGA IP之AXI4-Lite AXI4-Stream
已浏览 4036 次2023年4月9日
bilibiliFPGA干货分享
What is AXI Lite?
9:50
What is AXI Lite?
已浏览 4.5万 次2019年4月5日
YouTubeDillon Huff
What is AXI (Part 1)
7:04
What is AXI (Part 1)
已浏览 11.8万 次2019年4月24日
YouTubeDillon Huff
Generating Custom User IP Core in Vivado
52:07
Generating Custom User IP Core in Vivado
已浏览 3.9万 次2020年2月15日
YouTubeVipin Kizheppatt
DMA System level Design with custom IP using Vivado
16:19
DMA System level Design with custom IP using Vivado
已浏览 2.9万 次2020年2月26日
YouTubeVipin Kizheppatt
Implementing AXI in Verilog Part 1: Slave Interface
5:14
Implementing AXI in Verilog Part 1: Slave Interface
已浏览 2.3万 次2019年6月19日
YouTubeDillon Huff
ZYNQ AXI Interfaces Part 1 (Lesson 3)
39:10
ZYNQ AXI Interfaces Part 1 (Lesson 3)
已浏览 7.6万 次2014年8月25日
YouTubeMicroelectronic Systems Design Research Group
What is AXI: Read Bursts (Part 2)
6:49
What is AXI: Read Bursts (Part 2)
已浏览 5.2万 次2019年5月6日
YouTubeDillon Huff
Creating Custom AXI Master Interfaces Part 1 (Lesson 7)
23:10
Creating Custom AXI Master Interfaces Part 1 (Lesson 7)
已浏览 3.4万 次2015年2月6日
YouTubeMicroelectronic Systems Design Research Group
Arm training – Introduction to the AMBA AXI protocol
3:05
Arm training – Introduction to the AMBA AXI protocol
已浏览 3.4万 次2018年3月16日
YouTubeArm®
Developing application software for Xilinx AXI DMA
1:11:12
Developing application software for Xilinx AXI DMA
已浏览 3.8万 次2020年3月1日
YouTubeVipin Kizheppatt
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】 【FPGA】 【DDR】
39:26
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】 【FPGA】 【DDR】
已浏览 2.6万 次2021年2月5日
bilibiliFPGA探索者
The AXI Protocol in a multi-master system design
1:38
The AXI Protocol in a multi-master system design
已浏览 1.8万 次2020年2月14日
YouTubeArm®
What is AXI: Read Burst Example (Part 3)
7:48
What is AXI: Read Burst Example (Part 3)
已浏览 4.7万 次2019年5月16日
YouTubeDillon Huff
ZYNQ Training - Session 01 - What is AXI?
20:52
ZYNQ Training - Session 01 - What is AXI?
已浏览 18.2万 次2014年3月20日
YouTubeMohammad S. Sadri
Generating custom AXI4-Stream IP core using Xilinx Vivado
40:38
Generating custom AXI4-Stream IP core using Xilinx Vivado
已浏览 4.5万 次2020年2月25日
YouTubeVipin Kizheppatt
2.FPGA实现DDR3的AXI4接口协议的读写驱动模块（上）
39:12
2.FPGA实现DDR3的AXI4接口协议的读写驱动模块（上）
已浏览 1.4万 次2024年1月22日
bilibilialltowine
Video Interfacing with Zynq (FPGAs): Part 3 Using Xilinx Video DMA IP (VDMA)
20:22
Video Interfacing with Zynq (FPGAs): Part 3 Using Xilinx Video DMA IP (VDMA)
已浏览 1.7万 次2020年4月10日
YouTubeVipin Kizheppatt
AXI Stream basics for beginners! A Stream FIFO example in Verilog.
12:11
AXI Stream basics for beginners! A Stream FIFO example in Verilog.
已浏览 4.8万 次2021年8月4日
YouTubeFPGAs for Beginners
Video Interfacing with Zynq (FPGAs): Part 4 Developing VDMA Software and hardware Testing
21:32
Video Interfacing with Zynq (FPGAs): Part 4 Developing VDMA Software and hardware Testing
已浏览 1.5万 次2020年4月11日
YouTubeVipin Kizheppatt
AXI Memory Mapped Interfaces & Hardware Debugging in Vivado (Lesson 5)
1:52:36
AXI Memory Mapped Interfaces & Hardware Debugging in Vivado (Lesson 5)
已浏览 12.2万 次2014年12月10日
YouTubeMicroelectronic Systems Design Research Group
SDK篇_58~62_AXI接口简介【Xilinx】 【Vivado】 【AXI4总线】 【FPGA】
23:18
SDK篇_58~62_AXI接口简介【Xilinx】 【Vivado】 【AXI4总线】 【FPGA】
已浏览 5.4万 次2021年2月5日
bilibiliFPGA探索者
展开